DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 03961749 **IMAGE SENSOR** 

PUB. NO.:

**04-326849** [JP 4326849 A]

PUBLISHED:

November 16, 1992 (19921116)

INVENTOR(s): KADOMA AKIRA

YAMAGUCHI KAZUFUMI

YAMAMOTO YASUNAGA

OKAMOTO TATSUSHIZU

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

03-097510 [JP 9197510]

FILED:

April 26, 1991 (19910426)

INTL CLASS: [5] H04N-001/028; H04N-005/335

JAPIO CLASS: 44.7 (COMMUNICATION -- Facsimile); 44.6 (COMMUNICATION --

Television)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 1344, Vol. 17, No. 169, Pg. 156,

March 31, 1993 (19930331)

#### **ABSTRACT**

PURPOSE: To read original information at high speed with high sensitivity.

CONSTITUTION: This image sensor is composed of a source follower part composed of a photodiode 1, first step FET 2 to receive the anode terminal potential of the photodiode at a gate electrode and FET 3 for constant current source, amplification part composed of an FET 4 for amplification to receive the source terminal potential of the above-mentioned first step FET at a gate electrode and FET 5 for access, picture element having a reset part composed of an FET 6 for reset to reset the inter-terminal voltage of the above-mentioned photodiode 1 to a fixed potential, and shift register 100 for scanning to successively drive the FET 5 for access and the FET 6 for reset as mentioned above. Thus, since the sensitivity of the

gate potential at the first step FET 2 can be improved and the source terminal potential of the first step FET lowering the impedance at the amplification part in the next step is received at the gate electrode of the FET 4 for amplification, the W (channel width)/L (channel length) ratio of the FET 4 for amplification can be enlarged. As the result, a high output can be obtained.

?

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出數公開看号

# 特開平4-326849

(43)公開日 平成4年(1982)11月16日

(51) Int.CL.

**宁内整理器号** 當別記号

FΙ

技術表示箇所

HO4N 1/028 5/335 A 9070-5C

E 8838-5C

## 有査請求 未請求 請求項の数2(全 6 頁)

(21) 出願番号

**特局平3-97510** 

(71)出版人 000005821

松下電腦產業株式会社

大阪府門真市大字門真1006番地

(22) 出版日

平成3年(1991)4月26日

(72)発明者 門間 明

大阪府門其市大字門真1006番地 松下電器

直蒙株式会社内

(72)発明者 山口 和文

大阪府門真市大字門真1006番地 松下電器

音響株式会社内

(72)発明者 山本 春永

大阪府門真市大字門真1006番地 松下電器

宣畫株式会社内

(74)代理人 并理士 松田 正道


是終夏に続く

### (54) 【発明の名称】 イメージセンサ

#### (57) 【要約】

【目的】本発明は原稿情報を高遠、高越度で読み取るこ とを可能にしたイメージセンサに関する。

【構成】本発明のイメージセンサは、フォトダイオード 1. フォトダイオードのアノード端子電位をゲート電板 に受ける初数FET2と定電流製用FET3とからなる ソース・フォロワ部、前配初費FETのソース暗子電位 をゲート電極に受ける増幅用FET4とアクセス用FE T5とからなる増幅部、前記フォトダイオード1の帽子 間電圧を一定電位にリセットするためのリセット用FE T6からなるリセット部を有する画素と、前配アクセス 用FET5、リセット用FET8を順次駆動させるため の走査用シフトレジスタ100とから構成する。これら の構成によると、初数FET2のゲート電位の基度アッ プが実現でき、大股の増幅部において低インピーダンス 化した初数FETのソース端子電位を増幅用FET4の ゲート電標に受けるために、増格用FET4のW(チャ ネル幅) /L (チャネル長) 比を大きくとることが可能 となる。その結果、高出力が得られる。



#### 【特許請求の範囲】

【鯖求項1】 フォトダイオード、フォトダイオードの一 方の端子をゲート電響に受ける初段の電界効果トランジ スタ(以下FET)及びこの初後FETのソース増子を 自身のドレイン増子に受ける定電液調用FETとを有す るソース・フォロワ都と、前配初数FETのソース増子 をゲート電信に受ける増幅用FET及び前配増幅用FE Tのソース帽子を自身のドレイン帽子に受けるアクセス 用FETとを有する機構部と、貧配フォトダイオードの **培子間電圧を一定電位に**リセットするためのリセット用 10 FETを有するリセット部とを有する画案と、前配アク セス用FET、リセット用FETを順次駆動させるため の走査用シフトレジスタと、を備えたことを特徴とする イメージセンサ。

【請求項2】初数FETのゲート容量の方は極力小さく すると共に、増幅用FETのゲートはW(チャネル幅) /L (チャネル長) 比の方は大きくしたことを特徴とす る競求項1のイメージセンサ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は原務情報を高速、高盛度 で競み取ることを可能にしたイメージセンサに関するも のである。

[0002]

【従来の技術】情報処理機器の進展に伴って、その入力 装置としてイメージセンサのニーズが高まっている。 た とえば、フォトダイオードは半幕体pn接合部への光服 射によって発生した電子・正孔対が、接合部に存在する 内部電界によって電子はn型層へ、正孔はp型層へと移 動することによって生じた信号電荷を蓄積することがで 30 きる。そこで、フォトダイオード・アレイを用いて電荷 蓄積モードでその個号電荷を読み出すイメージセンサと して、MOS、増幅遺MOS、CCDの各イメージセン サが開発・実用化されている。

【0003】まずCCDイメージセンサから述べると、 CCDイメージセンサはフォトダイオード、転送ゲー ト、転送用CCDシフトレジスタ、出力アンプ等から構 成される。フォトダイオードに蓄積された信号電荷は、 転送ゲートにより転送用CCDシフトレジスタのポテン シャル井戸に移され、さらにクロック・パルスに伴って 40 このポテンシャル井戸が移動することにより出力アンプ へと転送される。 出力アンプにおいて信号電荷を電圧に 変換し、増幅してこれを画像信号として取り出してい **5.** 

【0004】このCCDイメージセンサは高端度である が、転送用CCDシフトレジスタのゲート客量及びライ ン容量の大きさから推測できるようにその駆動容量が相 当大きくなり、特にマルチ・チップ型のイメージセンサ では駆動回路のドライブ能力を大きくする必要があり、 したがって高速走査するほど消費電力の点で困難を伴 50 FETのゲート容量を大きくすることになるからその結

【0005】これに対して、MOS及び増幅型MOSイ メージセンサはともに駆動回路が簡単に形成でき、その ため駆動容量が小さく高速走査が容易である。MOSイ メージセンサは、構成が簡単でありフォトダイオードの 信号電荷をアクセス用MOSFETを通して順次そのま ま画像信号として取り出す方式であるが、より高級度を 図るために、図4に示すような図案構成からなる増幅型 MOSイメージセンサが実現されている。このセンサは 国素毎に増稿機能を持ち、図4に示すようにフォトダイ オード7(7a~7d)の光電流による放電後の残留電 圧であるアノード電位を増幅用MOSFET8(8a~ 8d)のゲートに受け、ゲート電圧に応じて増福用MO SFET8・アクセス用MOSFET9 (9a~9d) を介して流れる出力電流を画像信号として取り出す方式 である。ここで、VDは電源電圧増子、VBBはリセット 電圧増子、 I sは画像信号出力増子である。 リセットは リセット用MOSFET10 (10a~10d) をON し、フォトダイオードに逆パイアス電圧(VDD-VBB) 20 を印加してフォトダイオードの接合容量を充電すること によってを行う。

[0006]

【発明が解決しようとする課題】しかし、この方式はM OSイメージセンサに比べて高感度であるが、CCDイ メージセンサと比べればまだ感度は低い。この理由は次 の通りである。増幅型MOSイメージセンサの場合、フ ォトダイオードのアノード端子存量は図5に示すように フォトダイオードの接合容量、増幅用FETのゲート増 子客量、リセット用FETのドレイン端子客量の3つの 容量からなり、フォトダイオードの高感度化のためには V (出力電圧) =Q (信号電荷) /C (容量) の関係式 から予測できるように、これらフォトダイオードのアノ ード増子の容量値を削減することが要求される。 しか し、使用プロセスのマスクルールの最小寸法を用いたと してもその容量値は設計上の面積で決まるためその低減 には限界がある。高解像度化に伴ってフォトダイオード の面積が小さくなると、特にこれら3つの客量のうち増 幅用FETのゲート容量が全体のフォトダイオードのア ノード増子存量に占める割合が大きくなる。

【0007】以上述べたように、従来のイメージセンサ のうちMOS及び増幅型MOSイメージセンサでは高速 走査は容易であるが、これらの方式ではその物理的展界 により感度アップが困難であるという課題がある。つま り、増製型MOSイメージセンサの場合、その感度がフ オトダイオードのアノード端子の容量及び増幅用FET の♥ (チャネル個) / L (チャネル長) 比の値によって 決まる。 ドレイン電流出力を増やすためにはこの増幅用 FETのW (チャネル幅) /L (チャネル長) 比を大き くすればよいのであるが、この値を大きくとると増幅用 3

果としてフォトダイオードのアノード端子容量が大きくなり増幅用FETのゲート電位の基度が小さくなるから 建度アップが困難である。

[0008] 本発明は、このような従来のイメージセンサの課題を考慮し、高速定査が出来かつ高速度であるイメージセンサを提供することを目的とするものである。 [0009]

【無國を解決するための手段】本発明のイメージセンサは、フォトダイオード、小ゲート容量を持つ初級FET と定電洗練用FETからなるソース・フォロワ都、増幅 10 用FETとアクセス用FETとからなる増幅部、リセット用FETからなるリセット部の各部を有する調素と、前配アクセス用FET、リセット用FETを順次駆動させるための走査用シフトレジスタとから構成される。これらの素子は集積回路技術により同一半等体基板上に形成することができる。

#### [0010]

[作用] 本発明の上記の構成によれば、まずソース・フ オロワ部において、フォトダイオードに一定時間蓄積さ れた信号電荷によって発生するフォトダイオードのアノ 20 一ド増子電位をゲート容量を極力小さくした初数FET のゲート電極に受けることになる。その結果、初数FE Tの入力容量を小さくでき、フォトダイオードのアノー ド端子容量が小さくなり、任意の郷光量に対するアノー ド端子の単位変化が大になる。すなわち、このことによ ってフォトダイオードの高盛度化が実現できる。さらに **次段の増幅用FET・アクセス用FETからなる増幅部** において、増幅用FETのW (チャネル幅) /L (チャ ネル長) 比を大きくとることによって高出力電流を取り 出すことができる。 つまり、この方式ではフォトダイオ 30 ードのアノード端子容量の削減と増幅用FETのW(チ ャネル幅)/L(チャネル長)比の値の増大を両立する ことが可能になり、従来の増幅型MOSイメージセンサ の場合よりも飛躍的に感度アップが可能となる。

#### [0011]

【実施例】以下、本発明によるイメージセンサの一実施 例を関節を用いて説明する。

【0012】図1は、本発明のイメージセンサの4画素分(圖素 a ~ d)の等価回路図であり、フォトダイオード1 (1 a ~ 1 d)、初陵n チャネルMOSFET2 40 (2 a ~ 2 d)と定電液臓用nチャネルMOSFET3 (3 a ~ 3 d)とからなるソース・フォロワ都、前配初段nチャネルMOSFET2 (2 a ~ 2 d)のソース増子電位をゲート電極に受ける増幅用nチャネルMOSFET4 (4 a ~ 4 d)とアクセス用nチャネルMOSFET5 (5 a ~ 5 d)とからなる増幅部、前配フォトダイオード1 (1 a ~ 1 d)の増子間電圧を一定電位(VDD-VB)にリセットするためのリセット用nチャネルMOSFET6 (6 a ~ 6 d)からなるリセット部を有する圖彙と、前記アクセス用nチャネルMOSFET5 50

(5 a ~ 5 d)、リセット用nチャネルMOSFET6 (6 a ~ 6 d) を順次駆動させるための走査用シフトレ ジスタ100からなっている。

[0013] ここで、VDDは電源電圧(例えば5V~6 V) 増子、VBBはリセット電圧(例えば2.5V~3 V) 指子、Isは画像信号出力端子、Vz は定電視額用 n チャネルMOSFETのゲート電板に印加する一定電圧 (何えば2.5V)、A1~A1は走査用シフトレジスタ 100の走査パルスの出力端子である。 走査パルス出力 増子A1~Asは各国素のアクセス用ロチャネルMOSF ET5 (5a~5d) のゲートとその前段の画案のリセ ット用nチャネルMOSFET6(6a~6d)のゲー トに共選技能されており、走査パルスはその国家に対す るアクセス動作と前数の国家に対するリセット動作を同 時に行なう。なお図1は説明を簡略化するために4両素 のみの場合を示したが、さらに多面素に拡張することは 容易である。 図2は本発明のイメージセンサの動作を 示すタイミング図である。図1と図2を用いて本発明の イメージセンサの動作を説明すると、走査用シフトレジ スタ100からの走査パルスによってまずAIがHIG Hレベルになると、画業 a のアクセス用n チャネルMO SFET5aがONし、フォトダイオード1aに蓄積さ れていた信号電荷による画像信号出力電流が画像信号出 力増子 I sから取り出される。MOSFETの特性上、 出力電流はステップ電流である。次のタイミングでA1 がLOWレベル、AェがHIGHレベルになり、画素 a のリセット用ュチャネルMOSFET6aと画案bのア クセス用nチャネルMOSFET5bがONし、信号統 み出しを終えた回案aのリセット動作と回案bのアクセ ス動作が同時に行われ、画素&のフォトダイオード18 の増予間電圧は遊パイアス電圧(VDD-VBB)に充電・ リセットされ端子Isから画素bの画像信号出力電流が 取り出される。以下同様に画素b、c、dのアクセス・ リセット動作が行われる。

【0014】図3に本発明のイメージセンサの図案のデバイス構造図を示す。この図からわかるようにフォトダイオード1のアノード端子は初度ロチャネルMOSFET 12のゲート電極とリセット用ロチャネルMOSFET 6のドレイン端子に接続されている。したがって、フォクトダイオード1の接合容量、初度ロチャネルMOSFE T2のゲート容量、及びリセット用ロチャネルMOSF ET6のドレイン容量を合計したものになる。高端度化のためにはこれらの容量を低減すればよく、初後FETのゲート電量に極力小さくしている。これに対して増幅用FETのゲート電極のW(チャネル個)/L(チャネル場)比はできるだけ大きくしている。

[0015] このように本発明のイメージセンサを用いれば、まずソース・フォロワ都において、フォトダイオードに一定時間書積された信号電荷によって発生するフ

オトダイオードのアノード端子電位をゲート容量を振力 小さくした初段FETのゲート電板に受けるために、初 **数FETのゲート電位の感度アップが実現でき、さらに** 大数の増福部において低インピーダンス化した初数FE Tのソース増子電位を増掘用FETのゲート電極に受け るために、増幅用FETのW (チャネル幅) /L (チャ ネル長) 比を大きくとることが可能となる。

【0016】つまり、フォトダイオードのアノード増子 の電圧感度を大きく保ち、且つこの時の電圧値をフォロ ワ出力した後で増幅用FETにより増催するので実出力 10 パイス構造図である。 が得られ、従来の増幅圏MOSイメージセンサの場合よ りも飛躍的に滅皮アップが可能となる。また読み取り道 度は従来のイメージセンサと比べても低下することはな ٧٩.

#### [0017]

【発明の効果】以上のように本発明によると、フォトダ イオード、ソース・フォロワ部、増幅部、及びリセット 部からなる関素と、関素を限次配動させるための走査用 シフトレジスタを散けることにより、高速、高端度で飲 み取り可能なイメージセンサを提供することができ、実 20 9 (9 a ~ 9 d) アクセス用FET 用上掘めて有用である。

#### 【図面の簡単な説明】

【図1】本発明のイメージセンサの一実施例の等価回路 間である。

【図2】本発明のイメージセンサの同実施例の動作タイ ミング間である。


【図3】本発明のイメージセンサの同実施例の画案のデ パイス構造図である。

【図4】従来の増幅型MOSイメージセンサの等価回路 面である。


【図5】 健来の増幅型MOSイメージセンサの画案のデ

### 【符号の説明】


- 1 (1a~1d) フォトダイオード
- 2 (2a~2d) 初酸nチャネルMOSFET
- 3 (3a~3d) 定電波製用nチャネルMOSFET
- 4 (4 m~4 d) 増幅用nチャネルMOSFET
- 5 (ba~5d) アクセス用nチャネルMOSFET
- 6 (6a~6d) リセット用nチャネルMOSFET
- 7 (7a~7d) フォトダイオード
- 8 (8a~8d) 增福用FET
- - 10 (10a~10d) リセット用FET








[图4]



(数6]



フロントページの続き

(72) 発明者 岡本 鐵鉱

大阪府門真市大字門真1006番地 松下電器

直業株式会社内